Cache | cache miss e cache hit | Padrões de Resiliência | Arquitetura
- Cache | cache miss e cache hit | Padrões de Resiliência | Arquitetura
- O cache miss, ou falha de cache, acontece quando o sistema de cache não encontra os dados solicitados armazenados em sua memória. Contrariamente, o cache hit, ou êxito de cache, acontece quando o cache localiza em sua memória os dados requeridos, respondendo à solicitação com sucesso. A taxa de cache hits deve ser maior que a taxa de cache misses para que um sistema de cache seja considerado eficiente. Uma das melhores formas de fazer isso é diminuir e evitar o cache miss.
info
- Ao adicionar cache devemos pensar nos seguintes detalhes:
- TTL → definir o porque de 5 segundos e não 5 minutos (ex)
- Pensar em leitura e escrita como gatilho para invalidar o cache
- Manter resiliência: fallback e circuit-breaker
- Usar cache distribuído e não local
danger
Sempre devemos justificar o TTL Escrita invalida o cache Resiliência -> devemos pensar em circuit breaker ou fallback para a falha no cache